(19)日本国特許庁 (JP) (12) 公開特許公報(A) (11)特許出願公開番号

特開平8-69417

(43)公開日 平成8年(1996)3月12日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 12/12

A 7623-5B

審査請求 未請求 請求項の数2 OL (全 10 頁)

(21)出願番号

特願平6-203253

(22)出願日

平成6年(1994)8月29日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 甲村 康人

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 山田 義人

(54) 【発明の名称】 計算機システム

(57)【要約】

【構成】 プロセサ12の要求に従い指定されたアドレ ス範囲に対応するキャッシュプロックが、キャッシュデ ィレクトリ20からのディレクトリタグとプロセサ12 からのタグとを比較器26で比較することによって検出 する。このとき、ディレクトリタグをタグマスク22に よってマスクすることによって効率的にキャッシュプロ ックを検出できる。また、プロセサ12から出力された インデックスの値をインデックスカウンタ16によって インクリメントし、インデックスマスク34によってア ドレス範囲に応じてインデックスカウンタ16の上限を 検出する。インデックスカウンタ16の上限が検出され るまでの間、プロセサ12によって指定されたアドレス 範囲に対応するキャッシュプロックのダーティビットを クリアする。

【効果】 下位レベルのメモリプロックに対する不要の 書き出しを防ぐことができ、計算機システムの性能が向 上する。



【特許請求の範囲】

【請求項1】下位メモリと前記下位メモリの内容のコピーをプロック単位でもつキャッシュとを含み、前記キャッシュはプロセサからのライトアクセス要求に対してはライトバック方式によってこれを処理する計算機システムにおいて、

前記プロセサからの要求に応じて、指定されたメモリ領域に対応するキャッシュプロックのダーティビットを強制的にクリアするクリア手段を備えることを特徴とする、計算機システム。

【請求項2】前記クリア手段は、前記プロセサによって 指定されたアドレス範囲に対応するキャッシュプロック のダーティビットをクリアするキャッシュ制御手段、前 記アドレス範囲に対応する前記キャッシュプロックをタ グマスクを用いて検出するプロック検出手段、前記プロ セサから出力されるインデックスの値をインクリメント するインデックスカウンタ、および前記アドレス範囲に 応じて前記インデックスカウンタの上限を検出するイン デックス検出手段を備え、

前記インデックス検出手段で前記インデックスカウンタの上限が検出されるまでの間前記アドレス範囲に対応する前記キャッシュブロックのダーティビットを前記キャッシュ制御手段によってクリアする、請求項1記載の計算機システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は計算機システムに関し、特にたとえばキャッシュメモリの管理方式にライトパック方式を採用する、計算機システムに関する。

[0002]

【従来の技術】近年の高性能の計算機システムには、キャッシュと呼ばれる上位レベルの高速メモリに下位レベルのメモリの内容の一部をコピーしてもつことによってシステムの性能を向上させる機構が、広く用いられている。キャッシュの管理方式の1つは、プロセサからメモリシステムへの書き込みをキャッシュおよび下位メモリの両方に対して行い、キャッシュの内容を常に下位レベルのメモリの内容と一貫させておくライトスルー方式であり、別の1つは、プロセサからメモリシステムへの書き込みをキャッシュに対してのみ行い、データが変更されたキャッシュの内容はリプレースの対象になった時点で下位レベルのメモリに書き出されるライトバック方式である。

【0003】ライトバック方式では、キャッシュブロックの内容がプロセサによって変更されたため下位レベルのメモリの内容との一貫性を失っている状態をダーティであるといい、キャッシュブロックのそれぞれについて、ダーティか否かを示すためのダーティビットと呼ばれる状態ビットが設けられている。たとえば、従来のラ

式の計算機システム1は図5のように構成される。

【0004】図5を参照して、従来の計算機システム1において、プロセサ2から階層メモリに対するリードアクセス要求が出されたとする。プロセサ2から出力されたアドレスはプロック内オフセット、インデックスおよびタグに分割して保持され、インデックスで示されるキャッシュディレクトリ3のエントリがキャッシュティレクトリ3からディレクトリタグ、有効ビットおよびダーティビットが出力される。ディレクトリタグとアドレスのタグとは比較器5によって比較され、これらが一致し、かつ有効ビットが真であるディレクトリエントリが存在すれば、リードアクセスはキャッシュ4にヒットしたことになり、キャッシュ4がインデックスおよびプロセサ内オフセットによってアクセスされ、データがプロセサクはできれる。

【0005】もし、インデックスで示されるセット内の全てのエントリについて、有効ビットが偽であるかまたはディレクトリタグがアドレスのタグと一致しないのであれば、キャッシュミスが発生したことになる。この場合、キャッシュ制御部6はキャッシュ4中のどのキャッシュブロックを今回アクセスのあったメモリブロックの内容でリプレースするかを選択する必要がある。

【0006】リプレースの対象となったキャッシュプロ ックの有効ビットが偽であるか、ダーティビットが偽で あるなら、そのキャッシュプロックの内容は不要あるい は下位レベルのメモリ中に同じ内容のものが存在するか ら、捨ててしまってかまわない。このときは、下位レベ ルメモリアクセス制御部7は、プロセサ2からのアクセ 30 ス要求のあったアドレスを含むメモリブロックのリード 要求(下位レベルメモリ制御信号)を下位レベルのメモ リに対して発生する。そして、キャッシュ4のいずれか のセットが選択され、そのインデックスによって示され るエントリにこのメモリプロックの内容が転送される。 また、そのメモリブロックのうちプロセサ2から要求の あったデータワードがプロセサ2にも返される。さら に、選択されたエントリのタグ部には今回アクセスされ たアドレスのタグ部が設定され、有効ビットは真に、ダ ーティビットは偽に設定される。

【0007】一方、リプレースの対象となったキャッシュプロックの有効ビットが真であり、ダーティビットが真であるなら、キャッシュ制御部6はこのキャッシュプロックの内容をまず下位レベルのメモリに書き出して、その後にキャッシュプロックに新たな内容を読み込み上述の操作を行う必要がある。ところで、現在の典型的なプログラム、特に大規模な処理を行うプログラムにおいては、必要になった時点で生成されて不要になれば消去されるような動的な変数が多用される。このような動的変数の生成から消去までの期間を変数の生存期間と呼

的変数が最初に必要とされる時点でメモリの未使用領域 から割り当てられ、その動的変数が不要になった時点で 割り当てられていたメモリ領域は未使用領域に返却され る。

【0008】動的変数の種類の1つは、プログラムの変数コール/リターンに伴って生成/消去されるものであり、関数の局所変数と呼ばれる。この種の動的変数はスタック領域と呼ばれるメモリ領域に割り当てられる。現在の多くのプロセサにおいては、スタック領域を管理すためのハードウェア機構を備えている。また、個々の関 10 数呼び出しに対応して確保されるスタック領域をスタックフレームと呼ぶ。スタックフレームは、関数の局所変数、関数にわたされる引数に関する情報、および関数からのリターンアドレスなどを含む。

【0009】動的変数の別の種類は、その生存期間がプログラムの関数呼び出しと関連づけることができないものである。このような動的変数はヒーブ領域と呼ばれるメモリ領域に割り当てられる。通常、この種の動的変数に対するメモリ領域の割り当ての管理は、ソフトウェアによって行われる。

[0010]

【発明が解決しようとする課題】ここで、図5に示すライトバック方式のキャッシュ4をもつ既存の計算機システム1について考える。キャッシュ4上に動的変数に対応するキャッシュプロックが存在し、なおかつこの動的変数の生存期間が終了した時点で、そのキャッシュプロックがダーティである場合を考える。この時点で、このキャッシュプロックが対応する下位レベルのメモリ領域は、ヒープ領域あるいはスタック領域であり、いずれの動的変数も割り当てられていない状態である。さらに処30理が進み、このキャッシュプロックに対応するメモリ領域に新たな動的変数が割り当てられるより以前に、このキャッシュプロックがリプレースの対象になったとする。このキャッシュプロックはダーティであるため、下位レベルのメモリに内容の書き出しが行われる。

【0011】しかし、このキャッシュブロックの内容は、生存期間が終了した動的変数の内容であり、もはやプログラムによって必要とされない。すなわち、これまでの計算機システムは、生存期間の終了した動的変数がキャッシュブロック上にダーティブロックとして存在しかつそのキャッシュブロックがリブレースの対象となったときに、下位レベルのメモリにキャッシュブロックの内容を書き出すという不要な操作を行っていた。

【0012】それゆえに、この発明の主たる目的は、不要な操作を防ぎ性能を向上することができる、計算機システムを提供することである。

[0013]

【課題を解決するための手段】この発明は、下位メモリと下位メモリの内容のコピーをプロック単位でもつキャ

クセス要求に対してはライトバック方式によってこれを 処理する計算機システムにおいて、プロセサからの要求 に応じて、指定されたメモリ領域に対応するキャッシュ プロックのダーティビットを強制的にクリアするクリア 手段を備えることを特徴とする、計算機システムであ る。

[0014]

【作用】プロセサからの要求に従い、指定されたアドレス範囲に対応するキャッシュプロックをプロック検出手段でタグマスクを用いて効率よく検出する。また、インデックスカウンタによって、プロセサから出力されたインデックスの値をインクリメントし、インデックス検出手段で、指定されたアドレス範囲に応じてインデックスカウンタの上限を検出する。そして、インデックスカウンタの上限が検出されるまでの間、プロセサによって指定されたアドレス範囲に対応するキャッシュプロックのダーティビットを、キャッシュ制御手段によって強制的にクリアする。

【0015】ここで、強制的なダーティビットのクリアは、キャッシュプロックの内容が下位レベルのメモリブロックとの同一性を失っているにも拘わらず、その情報が計算機システムから失われてしまう、すなわち、計算機システムが一貫性を失ってしまうことを意味する。このことが正しいプログラムの実行に影響を与えないことを以下に示す。

【0016】ここでは、動的変数の生存期間が終了した場合を例に説明する。一般に、動的変数が割り当てられているメモリ領域は、プログラム実行時に決定され、どのメモリ領域が割り当てられているか、さらに、割り当てられた領域に偶然格納されている値がどのようなものがあるか、プログラマーが事前に知ることはできない。すなわち、動的変数の初期値はプログラマーにとっては非決定的であると考えられている。したがって、正しいプログラムは動的変数の初期値に依存しないようにコーティングされている。

【0017】ここで、アドレス a に割り当てられた動的変数の生存期間が終了し、アドレス a に対応するキャッシュプロック c のダーティビットが強制的にクリアされたとする。この時点以降、キャッシュプロック c に対する最初の操作は、読み出し、書き込み、リプレースのいずれかである。キャッシュプロック c に対して読み出しが実行される場合は、アドレス a に新たな動的変数が割り当てられ、それが参照される場合のみである。しかし、上述のように動的変数の初期値に依存するプログラムは正しいプログラムとはいえないため、この場合を考慮する必要はない。

【0018】キャッシュブロックcに対して書き込みが実行される場合は、アドレスaに新たな動的変数が割り当てられ、それに対する代入が行われた場合である。こ

なる。これにより、計算機システムの一貫性は回復され、先に実行されたダーティピットのクリア操作が、これ以降の実行に影響を及ぼすことはない。

【0019】キャッシュブロック c に対してリプレース が実行された場合、プログラムから見たアドレスaの内 容は、下位レベルのメモリブロックの内容となる。これ はプロセサが最後(リプレース直前)にアドレスaに対 して書き込んだ内容、すなわちキャッシュプロックcの 内容とは異なる。しかし、アドレスaは動的変数のため の領域すなわちスタック領域あるいはヒーブ領域であ り、アドレスaには動的変数が割り当てられていない状 態である。将来、プロセサがアドレスaのメモリ領域を 利用する場合は、新たな動的変数がアドレスaに割り当 てられることを意味するが、上述のように正しいプログ ラムは動的変数の初期値に依存しないように設計されて いるため、アドレスaのメモリブロックに格納されてい る値はどのような値でもプログラムの実行に影響を及ぼ すことはない。したがって、先に実行されたダーティビ ットクリア操作が、これ以降の実行に影響を及ぼすこと はない。

[0020]

【発明の効果】この発明によれば、ダーティなキャッシュプロックがリプレースの対象となった場合に、キャッシュプロックのダーティビットを強制的にクリアすることによって、正しいプログラムの実行に影響を与えることなく下位レベルのメモリブロックに対する不要な書き出しを防ぐことができ、ひいては計算機システムの性能を向上させることができる。

【0021】この発明の上述の目的,その他の目的,特 徴および利点は、図面を参照して行う以下の実施例の詳 30 細な説明から一層明らかとなろう。

[0022]

【実施例】図1を参照して、この実施例の計算機システ ム10は、たとえば、ライトバック方式でありかつセッ トアソシアティブキャッシュ方式に構成されたものであ る。計算機システム10は、プロセサ12を含む。プロ セサ12から階層メモリシステムに対するアクセス要求 のあったアドレスは、プロック内オフセット、インデッ クスおよびタグに分割され、それぞれプロック内オフセ ット用レジスタ14, インデックスカウンタ16および 40 タグ用のレジスタ18に保持される。そして、インデッ クスで示されるキャッシュディレクトリ20のエントリ がキャッシュ22の連想度の数だけ並列にアクセスさ れ、キャッシュディレクトリ20からディレクトリタ グ、有効ビットおよびダーティビットが出力される。デ ィレクトリタグはタグマスク24によってマスクされた 後、レジスタ18からのアドレスのタグと比較器26に よって比較され、これらが一致し、かつ有効ビットが真 であるディレクトリエントリすなわちキャッシュブロッ

ットしたことになり、ANDゲート28を介してその旨 の信号がキャッシュ制御部30に与えられる。すると、 キャッシュ制御部30によって、キャッシュ22がイン

デックスおよびプロセサ内オフセットに基づいてアクセスされ、データがプロセサ12に返される。

【0023】もし、インデックスで示されるセット内の全てのエントリについて、有効ビットが偽であるかまたはディレクトリタグがアドレスのタグと一致しないのであれば、キャッシュミスが発生したことになる。この場合、図5に示す従来技術と同様、キャッシュ制御部30は、キャッシュ22中のどのキャッシュブロックを今回アクセスのあったメモリブロックの内容でリプレースするかを選択する必要がある。

【0024】すなわち、リプレースの対象となったキャ ッシュプロックの有効ピットが偽であるか、ダーティビ ットが偽であるなら、そのキャッシュブロックの内容は 不要あるいは下位レベルのメモリ中に同じ内容のものが 存在するから、捨ててしまってかまわない。このとき は、下位レベルメモリアクセス制御部32は、プロセサ 20 12からのアクセス要求のあったアドレスを含むメモリ プロックのリード要求(下位レベルメモリ制御信号)を 下位レベルのメモリ (図示せず) に対して発生する。そ して、キャッシュ22のいずれかのセットが選択され て、そのインデックスによって示されるエントリにこの メモリプロックの内容が転送される。また、そのメモリ プロックのうちプロセサ12から要求のあったデータワ ードがプロセサ12にも返される。さらに、選択された エントリのタグ部には今回アクセスされたアドレスのタ グ部が設定され、有効ビットは真に、ダーティビットは 偽に設定される。

【0025】また、リプレースの対象となったキャッシュプロックの有効ビットが真であり、ダーティビットが真であるなら、キャッシュ制御部30はこのキャッシュプロックの内容をまず下位レベルのメモリに書き出して、その後にキャッシュブロックに新たな内容を読み込み上述の操作を行う。このように、計算機システム10は、図5に示す従来の計算機システム1の有する機能を備えているが、計算機システム10ではさらに以下の点に注目すべきである。

【0026】すなわち、計算機システム10では、プロセサ12からの要求に従い、指定されたアドレス範囲に対応するキャッシュプロックのダーティピットをクリアする機能をもつように改良されたキャッシュ制御部30、指定されたアドレス範囲に対応するキャッシュプロックを効率よく見出すために、ディレクトリタグをマスクするタグマスク24、インデックスの値をインクリメントするインデックスカウンタ16の上限を与えるインデックスマスク34を備えることである。

こ 「ハハハク」 カメーコカハメリ モレニはなのに二十七

うに構成される。図2に示すタグマスク24は、ビット毎のNOT回路24aを含み、データバスに現れるmask-tagをNOT回路24aによってピット毎に否定演算し、得られた~mask-tagをタグマスクレジスタ24bに与え、後述する図4のアルゴリズムの実行中に~mask-tagはタグマスクレジスタ22bで保持される。また、キャッシュディレクトリ20によって生成されるディレクトリタグの値とタグマスクレジスタ24bの内容とのビット毎の論理積がAND回路24cによって生成され、得られた結果が比較器26へ転送される。このようなタグマスク24を用いかつ後述の制約条件を満たすことによって、検査すべきキャッシュブロックの数を最小限にでき、その結果、キャッシュブロックの検出を効率的に

【0028】また、インデックスマスク34は、たとえ ば図3に示すように構成される。図3に示すインデック スマスク34は、インデックスマスクレジスタ34aを 含む。インデックスマスクレジスタ34aは、図4に示 すアルゴリズムを実行する間、mask-idxを保持してお く。インデックスマスクレジスタ34aからの値とイン 20 デックスカウンタ16によって生成されるインデックス 値とのビット毎の論理積がAND回路34bによって生 成される。さらに、AND回路34bによって生成され る値とインデックスマスクレジスタ34aに保持される 値が比較器34cによって比較され、それらの値が等し いときには、比較器34cからキャッシュ制御部30に 図4に示すアルゴリズムの終了が通知される。 すなわ ち、インデックスマスク34によって、プロセサ12か ら指示されたアドレス範囲に対応してインデックスカウ ンタ16の上限を検出している。

【0029】図1に戻って、さらに、プロセサ12は、ユーザプログラムにて実行可能な、特定のアドレス範囲に対応するキャッシュプロックのダーティビットをクリアするための命令

clean-cache addr mask

をもつ。この命令は、たとえば、動的変数の生存期間が終了した時点でプロセサ12から出力され、キャッシュ制御部30に入力される。またこの命令は、2のべき乗の値をとるアドレスaddrと2のべき乗-1の値をとるmaskとをオペランドとし、addrからaddr+maskまでのアドレスに対応するキャッシュプロックを全て見出し、そのキャッシュプロックのダーティビットをクリアする操作をキャッシュ制御部30に指示する。ただし、mask+1はキャッシュ22のプロックサイズ以上でなければならず、addrとmaskとのビット毎の論理積をとったものは0に等しいという制約条件を満たすものとする。

【0030】キャッシュ制御部30は、上述のプロセサ 12からの命令の要求に応じて、図4に示す手順に従っ てキャッシュプロックのサーチおよびダーティビットク ンドであるaddrはアドレスバスに、maskはデータバスに それぞれプロセサ12から出力されるものとする。図4 に示す動作において、まず、clean-cache 命令に与えら れたaddrおよびmaskのそれぞれのタグ部をaddr-tagおよ びmask-tagとし、addrおよびmaskのそれぞれのインデッ クス部をaddr-idxおよびmask-idxとする。

【0031】そして、ステップS1において、addr-tag をタグ用のレジスタ18に、~mask-tagをタグマスクレ ジスタ24bに、addr-idxをインデックスカウンタ16 に、mask-idxをインデックスマスク34に、それぞれ保 持する。その後、キャッシュ22の各セットについて並 列にステップS3およびS5をそれぞれ実行する。ステ ップS 3において、ディレクトリタグ&タグマスクレジ スタ24bの出力 (~mask-tag) = タグ用のレジスタ1 8の出力 (addr-tag) であるか否かが判断される。これ は、タグマスク24および比較器26で行われる。これ によって、キャッシュ22内の或るキャッシュプロック がプロセサ12から要求されているアドレス範囲のキャ ッシュプロックに相当するか否かが判断される。ステップ プS3が"YES"であれば、ステップS5に進む。な / お、このとき、有効ピットは真であることを要する。ス テップS5において、インデックスカウンタ16で示さ。 れるディレクトリエントリすなわちキャッシュプロック のダーティピットがクリアされ、ステップS7に進む。 ステップS3が"NO"のときは直接ステップS7に進 む。ステップS7において、インデックスカウンタ16 がインクリメントされ、ステップS9に進む。ステップ S9では、インデックスカウンタ16の出力(addr-id x) &インデックスマスクレジスタ34aの出力 (mask-30 idx) =インデックスマスクレジスタ34aの出力 (mas k-idx) であるか否かが判断される。これによってイン デックスカウンタ16の上限を判断することができる。 ステップS9が"NO"であればインデックスカウンタ 16の出力はまだインデックスカウンタ16の上限では ないと判断され、上述の処理が繰り返される。ステップ S9が "YES" であれば、インデックスカウンタ16 の出力がインデックスカウンタ16の上限になったと判 断され、終了する。

【0032】さらに具体的に説明する。ここで、キャッシュ22のプロックサイズをblocksize とし、キャッシュ22のセット数をsetnumとする。また、addr, mask+1, blocksize, setnumは、それぞれ2のべき乗の値であり、定義より数1が成立する。

[0033]

【数1】addr-tag=addr/setnum/blocksize addr-idx= (addr/blocksize) % setnum mask-tag=mask/setnum/blocksize mask-idx= (mask/blocksize) % setnum 数1において、% はモジュロ演算を表している。ここ つblock-idx なるインデックスに対応するダーティなキ ャッシュプロックが存在したとする。このキャッシュブ ロックが対応付けられているメモリ領域(block-min … block-max) は、数2によって表される。

[0034]

【数 2】 block-min = (block-tag *setnum+block-id x) * blocksize

block-max = (block-tag *setnum+block-idx + 1)*blocksize - 1

n … block-max) が (addr…addr+mask) に含まれると き、また、そのときに限りこのキャッシュプロックのダ ーティビットがフリアされることを示す。

【0035】図4のアルゴリズムにおいて、ステップS 3を実行するときのインデックスカウンタ16の値idx は、 (addr-idx…addr-idx+mask-idx) の全ての値をと る。なぜなら、ステップS1によってidx の初期値はad dr-idxであり、制約条件よりaddr-idx&mask-idx=0で あるから、ステップS7にてインクリメントされた値id x において、ステップS9でidx &mask-idx=mask-idx が最初に成立するのはidx =addr-idx+mask-idxの場合 となるためである。

【0036】すなわち、ステップS9が "YES" にな り終了するのは、idx =addr-idx+mask-idxの場合だか らである。以下、mask+1とsetnum∗blocksize の大小 関係によって、mask+1<setnum*blocksize の場合 と、mask+1≥setnum*blocksize の場合の2通りに場 合分けして考える。

【0037】(1) mask+1<setnum*blocksize の場合 mask+1 <setnum*blocksize であるから、mask-tag= Oが成立する。したがって、 (block-min … block-ma x) が (addr…addr+mask) に含まれるということはblo ck-idx が (addr-idx…addr-idx+mask-idx) に含ま れ、かつblock-tag=addr-tagであるということに他な らない。したがって、図4に示すアルゴリズムにおい て、ステップS3で検査されるキャッシュプロックは、 そのblock-idxが (addr-idx…addr-idx+mask-idx) に 含まれるもの全てであり、それ以外にない。また、mask -tag=0であるから、ステップS3の検査はblock-tag =addr-tagであるかどうかの検査と等価である。

【0038】(2) mask+1≧setnum*blocksize の場合 この場合、addr-idx=0かつmask-idx=setnum-1が成 立する。すなわち、図4のアルゴリズムにおいて、ステ ップS3で検査されるキャッシュプロックはキャッシュ 22中の全てのキャッシュプロックとなる。ここで、 (block-min … block-max) が (addr…addr+mask) に 含まれるということはblock-tag が (addr-tag…addr-t ag+mask-tag) に含まれるということに他ならない。な ぜなら、block-idx は必ず〔addr-idx…addr-idx+mask

-idv) すかわち 「N…catnum— 1) に会すカスためであ

10

【0039】ここで制約条件より、addr-tag&mask-tag =0であるから、ステップS3で検査されるblock-tag &~mask-tag=addr-tagであるかどうかは、block-tag が (addr-tag…addr-tag+mask-tag) に含まれるかどう かということと等価である。以上のように、図4に示す アルゴリズムでは、 [block-min … block-max] が (ad dr…addr+mask) に含まれるキャッシュプロックについ ては必ずステップS5が実行され、それ以外のキャッシ ここで、図4に示すアルゴリズムによって、〔block-mi *10* ュブロックについてはステップS5は実行されないこと がわかる。

> 【0040】この実施例によれば、たとえば、生存期間 が終了した動的変数が置かれたダーティなキャッシュブ ロックがリプレースの対象となった場合に、そのキャッ シュプロックのダーティビットをクリアすることによっ て不要な操作を防ぎ、計算機システム10の性能を向上 させることができる。なお、上述の実施例では、cleancache 命令に与えることのできるアドレス範囲に制限を 設けていた。しかし、別の構成例として、より多くのハ ードウェア量を必要とするが、それぞれアドレス範囲の 上限および下限と比較するための2個の大小比較器をタ グ部の比較に用いることによって、任意のアドレス範囲 をclean-cache 命令に与えることができる計算機システ ムを構成することもできる。

> 【0041】また、上述の実施例では、セットアソシア ティブ方式のキャッシュをとりあげて説明したが、ダイ レクトマップ方式あるいはフルアソシアティブ方式はセ ットアソシアティブ方式の極端な場合であると捉えるこ とができるため、ダイレクトマップ方式あるいはフルア ソシアティブ方式にこの発明を適用することもできる。

【0042】なお、clean-cache 命令は、上述のように たとえば、ヒープ領域およびスタック領域に割り当てら れた動的変数のメモリ割り当てを解放するときに、その メモリ領域に対して用いる。特に、スタック領域に関し ては、関数のリターン時に解放されるスタックフレーム 領域全体に対するclean-cache を実行することができ る。しかしながら、この発明は、プログラムによって利 用される動的変数の生存期間が終了した場合、すなわち 動的変数のメモリ割り当てを解放する場合以外でも用い 40 られることはいうまでもない。

【図面の簡単な説明】

【図1】この発明の一実施例を示すプロック図である。

【図2】この実施例のタグマスクの構成の一例を示す図 解図である。

【図3】この実施例のインデックスマスクの構成の一例 を示す図解図である。

【図4】この実施例のキャッシュ制御部がclean-cache 命令を実行する場合のアルゴリズムを示すフロー図であ

50 「図5」 従业は海を示すプロッカ図である

12


…キャッシュ …タグマスク

11


【符号の説明】		2 2
10	…計算機システム	2 4
1 2	プロ シゖ	2.6

12 …プロセサ26 …比較器16 …インデックスカウンダ30 …キャッシュ制御部20 …キャッシュディレクトリ34 …インデックスマスク


【図1】




【図2】



【図3】



【図4】



【図5】

